热线:021-66110819,13564362870
Email:info@vizai.cn
热线:021-66110819,13564362870
Email:info@vizai.cn
【摘要】:大脑是生物体的“领导中心”,支配着身体的各项活动。大脑接收并处理复杂信息的原因是神经元网络之间的连通与协调的电活动。为了掌握大脑处理信息并发送指令的过程,需要高分辨率技术来监测神经元的电活动。测量神经元电活动的传统方法有:电压钳技术、电流钳技术和膜片钳技术,具体方法是用玻璃毛细管拉制成电极,穿透细胞膜获得神经元电生理特性,理解其动作电位的机制。大脑中的神经元有上千亿,用以上传统方法的缺点是同时监测细胞的数量少,且电极侵入细胞缩短了细胞存活时间。
随着技术的发展,研究神经元的网络活动采用了胞外记录微电极阵列技术,取代了胞内记录的膜片钳等传统技术,细胞外记录方法是将神经元组织培养在微电极阵列(MicroelectrodeArray(MEA))的表面,当神经元发生动作电位时,细胞内外离子的流动与膜电阻形成电场,诱发电荷被微电极阵列记录。与传统方法相比,胞外记录方法对细胞无创伤,细胞存活时间长,可长期记录;且微电极面积小、数量多,具有高分辨率,能够同时监测大量神经元。传统的微电极阵列需要外接设备去放大细胞电信号,会减弱信号并限制微电极阵列的大小。近几年,随着互补金属氧化物半导体(Complementary Metal Oxide Semiconductor)迅猛发展,微电极阵列和放大电路能够集成于同一芯片上,提高位置分辨和减小噪声,增强采集信号的能力。我校实验室自主研发的Topmetal系列像素芯片采用裸露的顶层金属作为每个像素信号收集电极,同时每个像素集成了放大器等信号处理电路,能够应用于大脑内神经元信号的提取。本论文利用实验室已有的像素芯片Topmetal_Ⅱ-测试验证了Topmetal系列像素芯片提取神经元信号的可行性,而且在该测试结果基础上设计了一款微电极阵列像素芯片Topmetal-MEA。
本文的具体工作与创新点如下:
1.利用Topmetal_Ⅱ-像素芯片测试模拟神经元:Topmetal_Ⅱ-整体面积是8×9mm2,包含72行×72列像素、模拟读出与数字读出单元;单个像素尺寸83.2μm×83.2μm,内部包括电极、模拟前端、源跟随、比较器、DAC、5-bit SRAM和优先级逻辑控制模块,收集电荷的电极面积是15×15μm2;该芯片的各项电学性能测试良好。用镀金钨丝模拟神经元,将神经元产生动作电位的信号用信号源模拟并输入至钨丝上,该芯片可以检测到此信号。神经元动作电位信号的幅度因生物体的不同而有差异,因此实验过程中信号源给出的信号幅度范围较大,可以检测到低至20mV的信号。
2.Topmetal-MEA像素芯片电路设计:Topmetal-MEA包括128行×128列像素与模拟读出通道。单个像素包含电极、电荷灵敏放大器(CSA)、两级源跟随、2bit SRAM、或门和刺激电路;模拟读出通道包括行列扫描(Scan)模块、电压转换模块以及模拟缓冲Buffer。电极收集电荷注入到CSA后转化成模拟电压,通过两级源跟随驱动经由列开关送至阵列外,经过模拟缓冲Buffer输出至片外。源跟随电路保证了输出信号的稳定;2bit SRAM和或门的输出信号可以控制电路中的传输门,使电路转换成刺激模式,给测试的神经元组织以电压刺激;Scan模块用于控制每个像素内的信号输出,Buffer可以增加输出信号的驱动能力。
3.Topmetal-MEA像素芯片版图设计:芯片的整体面积是5.8×4.2mm2,包含181个引脚分布在芯片的四周。单个像素的尺寸是36.5μm×25.5μm,电极面积是17.4×6.3μm2。128行×128列像素的左边与下边是一个“L”型的数字扫描模块,其左边长是4777μm,下边长是3343μm。Scan模块的行输出与列输出后皆与电平转换模块的版图相连接,模拟缓冲Buffer版图放置在阵列的右下方。为使得等效电荷噪声ENC的值减小,要不断优化单个像素的版图,使反馈电容与CSA的输入输出连接走线上的寄生电容减小。单个像素面积减小,可以更加精确的检测神经元信号。
4.Topmetal-MEA像素芯片后仿真结果:像素中CSA的上升时间是1.12μs,下降时间1.26ms,等效电荷噪声ENC为21.24e-;其所用运放增益是71.1dB,增益带宽积是2.008MHz;当输入的电荷数是1K时,理论值的计算是16mV,输出的幅度是13.07mV。该芯片较现有芯片上在等效电荷噪声、刺激电路、电极面积和阵列大小等四个方面做作了改进,ENC减小,使得电路可以检测更加微弱的神经元信号;刺激电路是利用2-bit SRAM和或门的输出信号控制电路中的传输门处在全闭合的状态下得到的;电极的面积是17.4×6.3μm2小于国内现有的电极面积;阵列大小增加至128行×128列,以上是本文所做芯片的四个创新之处。芯片已交付工厂并成功流片,测试相关的外部电路已制板,后续将安排芯片的电学测试与功能实验。